平衡電路的定義是兩個導體及其所連接的電路相對于地線或其他參考物體具有相同的阻抗。
高頻時平衡是很困難的，實際的電路會有很多寄生因素，如寄生電容、功率電感等。這貼片電感器廠家些參數在頻率較高時對電路阻抗發揮著較大作用。由于這些寄生參數的不確定性，電路的阻抗也是不確定的，因此很難保證兩個導體的阻抗完全相同。因此，在高頻時，電路平衡性往往較差，這意味著：平衡電路對頻率較高的地環路電流干擾抑制效果較差。
3．2 消除公共阻抗耦合
消除公共阻抗耦合的途徑有兩個，一個是減小公共地線部分的阻抗，這樣公共地線上的電壓也隨之減小，從而控制公共阻抗耦合。另一個方法是通過適當的接地方式避免容易相互干擾的電路共用地線，一般要避免強電電路與弱電電路共用地線，數字電路與模擬電路共用地線等。并聯接地的缺點是接地的導線過多。因此在實際中，沒有必要所有電路都并聯單點接地，對于相互干擾較少的電路，可以采用串聯單點接地。例如，可以將電路按照強信號，弱信號，模擬信號，數字信號等分類，然后在同類電路內部用
串聯單點接地，一體電感企業如圖4所示，不同類型的電路貼片電感打樣采用并聯單點接地，如圖5所示。當信號頻率低于1 MHz時可采用單點接地的方法，使其不形成回路。信號頻率高于10 MHz時最好采用多點接地，盡量降低地線阻抗。電源線與地線應盡量靠近走線以減少所包圍的環路面積，從而減少外界磁場對環路切割產生的電場干擾，同時也減少環路對外電磁輻射。
如前所述，減小地線阻抗的核心問題是減小地線的電感。可以使用扁平導體做地線，或用多條相距較遠的并聯導體作接地線。對于PCB，在雙層板上布地線網格能夠有效地減小地線阻抗，在多層板中可以專門用一層做地線來減小阻抗。
4 結論
抗干擾設計是單片機系統設計的重要環節，其設計的好壞往往決定整個系統的成敗。關于接地，許多關于電磁兼容的專著中都有詳細的論述，但是，最好的接地方式應該是通過試驗來選定的，地線干擾也要通過試驗來查找和排除。本文介紹了地線引起干擾的原因和解決方法，說明了地線設計中的一般方法和原則，只有在理論的指導下，經過大量的試驗過程和經驗積累才能更好地掌握接地系統的設計方法和干擾排除手段，從而更好的提高電路工作的可靠性。
