引言

具 FPGA、微處理器 (μP)、ASIC 和 DSP 的電路板有多種電源軌，范圍從低于 1V 的負載點 (POL) 到 12V 中間總線，因此需要電壓監察和以確保可靠、無差錯的系統運行。隨著芯片工藝技術尺寸變為數十納米，不僅最低的 POL 輸出電壓 (通常為內核供電) 趨向低于 1V，而且處理器內核的準確度規格也變為更加嚴格的 3% 甚至好于這一數字。這種準確度規格使得對電源電壓以及監視此類電源的電壓監察器之容限要求就更加嚴格。

同時，電源軌的數量也已大幅增加，因為需要這些電源軌給 FPGA/μP/ASIC/DSP 內核和 I/O、內存、PLL 以及其他模擬電路供電，因此有 10 個甚至更多電壓軌并非不常見。實際情況也常常是，直到設計階段的后期甚至在電路板生產和安裝完以后，才知道準確的電源電壓值。要優化電源電壓以降低電路板功耗，就需要基于每個電路板的性能，對電源電壓進行定制化微調以及對監察門限進行相應調節。電壓值也可能隨 FPGA / μP / ASIC / DSP 的更改而變化。傳統上，通過改變電阻分壓器或設置跨接線來改變監察器門限，但是調節分辨率受限，而且調節過程緩慢復雜、耗費時間且易于出錯。

為什么電壓監察準確度很重要?

我們來考慮一個涉及電壓監察器門限設定的例子。假設一個微處理器規定其內核電源輸入電壓為 (便于四舍五入) 1V ± 3%，這意味著，有效工作范圍為 0.97V 至 1.03V。為了提高可靠性，用一個外部電壓監察器來監視這個電源，而不是僅依靠μP 的內部加電復位。在理想化世界中，沒有變化，欠壓監察器門限準確地設定為 0.97V，這樣一來，電源電壓一降至低于 0.97V，就發出復位信號，如圖 1 所示。而現實情況是，電壓監察器是由模擬基準電壓和比較器組成的，二者都有導致監察門限變化的容限范圍。對于準確度為 ±1% 的 0.97V 監察器門限而言，該門限在 0.96V 至 0.98V 范圍內變化。當門限處于低端 (0.96V) 時，電源可能超過μP 內核的有效電壓范圍，但監察器不會發出復位信號，從而導致μP 工作失常。為了糾正這個問題，標稱監察器門限設定為比有效范圍的 0.97V 這一端高 1%，即 0.98V。這么做的缺點是，電源電壓低于 0.99V 時，就可能發出復位信號，因為監察器門限較高。因此，電源電壓需要保持在高于 0.99V 或 1V - 1%，也就是監察器門限準確度侵蝕了電源電壓工作范圍。 大功率電感廠家 |大電流電感工廠