摘要：設(shè)計(jì)一種低電壓低靜態(tài)電流的線性差穩(wěn)壓器。傳統(tǒng)結(jié)構(gòu)的LDO具有獨(dú)立的帶隙基準(zhǔn)電壓源和誤差放大器，在提出一種創(chuàng)新結(jié)構(gòu)的LDO，把帶隙基準(zhǔn)電壓源和誤差放大器合二為一，因而實(shí)現(xiàn)了低靜態(tài)電流消耗的目的。設(shè)計(jì)采用CSMC0.5 μm 雙阱CMOS工藝進(jìn)行仿真模擬，這種結(jié)構(gòu)LDO在輕負(fù)載情況下靜態(tài)電流僅為1.7 μA，輸出暫態(tài)電壓最大變化為9 mV.

　　隨著過去幾十年里掌上智能終端快速發(fā)展，低壓差的線性穩(wěn)壓器（Low Drop-out Regulator，LDO）因其具有低功耗、高的電源抑制比、體積小、電路設(shè)計(jì)簡單等優(yōu)點(diǎn)得到大量應(yīng)用。LDO大部分時(shí)間工作在低負(fù)載應(yīng)用，因此，其在低負(fù)載情況下的靜態(tài)電流消耗決定著電池的壽命。當(dāng)今的LDO發(fā)展趨勢是低電壓、低靜態(tài)電流來延長電池使用壽命。然而，低靜態(tài)電流會導(dǎo)致不穩(wěn)定性，帶來大的輸出電壓暫態(tài)變化，必須在靜態(tài)電流和輸出暫態(tài)特性進(jìn)行合理的折中。相比于傳統(tǒng)LDO采用分立結(jié)構(gòu)的帶隙基準(zhǔn)電壓源和誤差放大器，本文給出一種創(chuàng)新結(jié)構(gòu)的LDO，將帶隙基準(zhǔn)電壓源和誤差放大器兩個(gè)模塊合二為一，因此更容易實(shí)現(xiàn)低靜態(tài)電流消耗，低暫態(tài)電壓變化。

　　1 LDO電路分析

　　圖1給出精簡結(jié)構(gòu)的LDO，僅僅包括4條主要的電流支路，分別是：增益級、緩沖級和2個(gè)PTAT電流源。

　　相比傳統(tǒng)結(jié)構(gòu)LDO，精簡結(jié)構(gòu)將帶隙基準(zhǔn)電壓源和誤差放大器合二為一，因此在其他性能不變情況下，可將電路靜態(tài)電流消耗減小到原來1 2 左右。

　　這個(gè)電路存在兩個(gè)缺點(diǎn)：輸出電壓為帶隙基準(zhǔn)電壓不可調(diào)；需要使用NPN晶體管，而標(biāo)準(zhǔn)CMOS工藝中并不存在NPN晶體管。由于如今的SoC趨向工作在低電壓環(huán)境，因此這種結(jié)構(gòu)能夠有充足的應(yīng)用場合。第二個(gè)問題在單片設(shè)計(jì)時(shí)候，采用雙阱CMOS工藝，只需增加一道掩膜工藝，費(fèi)用增加不多，因此兩個(gè)問題實(shí)際應(yīng)用并不明顯。 大功率電感廠家 |大電流電感工廠