摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的數(shù)據(jù)處理能力和很好的穩(wěn)定性。
關(guān)鍵詞：高速中頻；信號(hào)處理；FPGA；DSP
0 引言
現(xiàn)代社會(huì)正向數(shù)字化、信息化方向高速發(fā)展，在這一過(guò)程中，往往需要高速信號(hào)的實(shí)時(shí)性數(shù)字化處理。例如，隨著科技的進(jìn)步，現(xiàn)代雷達(dá)等應(yīng)用信號(hào)的數(shù)字化處理上有了長(zhǎng)足的發(fā)展，但也帶來(lái)了新的問(wèn)題，這些應(yīng)用的數(shù)字信號(hào)處理具有海量運(yùn)行需求的應(yīng)用背景，如巡航導(dǎo)彈末制導(dǎo)雷達(dá)地形匹配、合成孔徑雷達(dá)的成像處理、相控陣?yán)走_(dá)的時(shí)空二維濾波處理等領(lǐng)域。目前，單片DSP難以勝任許多信號(hào)處理系統(tǒng)的要求。而常見(jiàn)的解決方案也是高速A／D采樣與信號(hào)處理功能是在多塊不同的板卡上實(shí)現(xiàn)，這給實(shí)際應(yīng)用帶來(lái)很插件電感器多不便。
鑒于上述現(xiàn)有技術(shù)一體成型電感所存在的問(wèn)題，本設(shè)計(jì)平臺(tái)的目的是：
(1)實(shí)現(xiàn)高速中頻信號(hào)(如雷達(dá)信號(hào))的數(shù)字化處理并進(jìn)行實(shí)時(shí)傳輸數(shù)據(jù)或進(jìn)行數(shù)據(jù)的實(shí)時(shí)計(jì)算，并能通過(guò)輸出電路進(jìn)行結(jié)果顯示；
(2)自定義控制總線可以實(shí)現(xiàn)對(duì)高速中頻信號(hào)處理板進(jìn)行靈活控制，具有較強(qiáng)的可配置性和豐富的靈活性；
(3)高速A／D采樣與D／A回放及數(shù)據(jù)處理單元集成在一塊板上，在集成度高的同時(shí)也降低了高速信號(hào)在傳輸過(guò)程中出現(xiàn)差錯(cuò)的概率。
1 平臺(tái)設(shè)計(jì)方案
高速中頻采樣信號(hào)處理平臺(tái)由主控制電路、高速A／D與電感器原理圖D／A電路、信號(hào)處理單元電路、光纖通道電路、時(shí)鐘管理電路、存儲(chǔ)單元和外部接口電路組成，其總體框圖如圖1所示。
在實(shí)際應(yīng)用過(guò)程中，四路A／D通道可以接收不同的信號(hào)源的信號(hào)，D／A通路可以對(duì)外進(jìn)行數(shù)據(jù)顯示等多種功能，時(shí)鐘管理電路管理內(nèi)外時(shí)鐘的使用及對(duì)板上系統(tǒng)供給工作時(shí)鐘，兩路光纖通道可以與其他高速設(shè)備相連接，自定義總線可以與CPU或主控制器相連接對(duì)平臺(tái)進(jìn)行有效靈活的控制。
1．1 高速A／D與D／A設(shè)計(jì)
四路高速A／D采樣通道采用兩片NS公司的ADC081000實(shí)現(xiàn)，每片有兩個(gè)A／D通道，相比多片A／D器件的通道間相位恒定設(shè)計(jì)是一個(gè)難點(diǎn)而言，單片A／D器件可以更容易實(shí)現(xiàn)兩路通道間的相位恒定。ADC081000是一款高性能的A／D采集芯片，單通道8 b采樣頻率為1 GHz。本平臺(tái)中A／D通道間采樣數(shù)據(jù)的相位恒定是利用采樣時(shí)鐘相位間的恒定來(lái)實(shí)一體成型電感器現(xiàn)的。在設(shè)計(jì)時(shí)，使時(shí)鐘芯片到兩片A／D器件間的時(shí)鐘線等長(zhǎng)，兩片A ／D器件到FPGA間的時(shí)鐘線與數(shù)據(jù)線也分別等長(zhǎng)，并且還利用一片F(xiàn)PGA設(shè)計(jì)了對(duì)兩片A／D器件的軟啟動(dòng)控制，這就更保證了四路通道間采樣時(shí)鐘的相位恒定。
兩路高速D／A通道采共模電感用兩片AD公司的AD9736實(shí)現(xiàn)，AD9736單通道14 b，采樣頻率可達(dá)1 200 MSPS。兩路高速D／A通路也利用一片F(xiàn)PGA作控制，實(shí)現(xiàn)通道間相位差的恒定。
1．2 信號(hào)處理單元設(shè)計(jì)
信號(hào)處理單元包括FPGA和DSP兩大部分。
FPGA部分主要由四片Virtex-4 SX55組成，四片F(xiàn)PGA間實(shí)現(xiàn)有串行連接和相隔間的連接。FPGA電路主要是實(shí)現(xiàn)對(duì)高速A／D采集數(shù)據(jù)的預(yù)處理和高速D／A回放數(shù)據(jù)處理，并且控制高速A／D電路采樣時(shí)鐘的相位恒定與高速D／A電路采樣時(shí)鐘的相位恒定，同時(shí)也根據(jù)需要與相應(yīng)的DSP進(jìn)行數(shù)據(jù)交換或傳遞。FPGA電路上連接的光接口電路也可以實(shí)現(xiàn)與其他系統(tǒng)進(jìn)行高速、實(shí)時(shí)的數(shù)據(jù)交換。
A／D采樣之后的數(shù)字信號(hào)速率非常高，要從這些高速信號(hào)中得到有用的基帶信號(hào)，需要有效地對(duì)其進(jìn)行數(shù)字下變頻、抽取、濾波等處理，這些功能都可以通過(guò)FPGA來(lái)實(shí)現(xiàn)。FPGA具有較高的處理速度和較高的穩(wěn)定性，同時(shí)又具有設(shè)計(jì)靈活、易于修改和維護(hù)的優(yōu)點(diǎn)，可以適應(yīng)不同系統(tǒng)的要求，提高了系統(tǒng)的適用性及可擴(kuò)展性。
DSP電路是本平臺(tái)信號(hào)處理的核心，完成大部分的數(shù)據(jù)處理工作，由四片ADSP TS201組成，四片DSP間實(shí)現(xiàn)了兩兩間的Link口互連，構(gòu)成了分布式并行系統(tǒng)，可以把復(fù)雜的算法分割成小的任務(wù)給各處理器完成，從而減少任務(wù)的執(zhí)行時(shí)間。
根據(jù)設(shè)計(jì)需要，平臺(tái)數(shù)據(jù)的傳輸量很大，多DSP之間的數(shù)據(jù)傳輸速度尤為重要，采用Link口來(lái)傳輸數(shù)據(jù)，可以在不增加輔助電路的前提下，DSP間的直接互聯(lián)。而且，基于Link口的數(shù)據(jù)傳輸采用專門(mén)的數(shù)據(jù)通道，不占有系統(tǒng)總線資源，消除了傳輸過(guò)程中的總線仲裁，減少了網(wǎng)絡(luò)延遲帶來(lái)的不確定因素。四片DSP間Link口的傳遞數(shù)據(jù)能力高達(dá)600 MB／s。
大功率電感廠家 |大電流電感工廠
