0引言
典型的DSP(數(shù)字信號(hào)處理器)內(nèi)部采用改一體成型電感器進(jìn)的哈佛結(jié)構(gòu)和流水線技術(shù)，可以在單指令周期內(nèi)完成乘加運(yùn)算，具有較高的處理能力。一個(gè)典型的基于DSP的信號(hào)采集處理系統(tǒng)，通常由DSP、A／D轉(zhuǎn)換器、存儲(chǔ)器和相應(yīng)的接口電路組成，大都做成PCI(外設(shè)部件互連)接口插卡形式和主控計(jì)算機(jī)一起工作。各種控制信息通過PCI發(fā)送給DSP，采集處理后的結(jié)果再通過PCI接口發(fā)送回主控計(jì)算機(jī)。PCI接口部分一般需要采用接口芯片來完成，這樣會(huì)顯著增加系統(tǒng)的設(shè)計(jì)調(diào)試難度，并使成本增加。而選用本身帶有PCI接口的DSP處理芯片就可以省去這一部分額外的電路，不但降低了開發(fā)難度，也降低了設(shè)備成本。TMS320C6205就是這樣一種帶有PCI接口的DSP芯片，本文重點(diǎn)討論基于這種芯片的信號(hào)采集處理系統(tǒng)的實(shí)現(xiàn)方法。
1 TMS320C6205芯片的技術(shù)特點(diǎn)
TMS320C6205是基于T共模電感器MS320C6000平臺(tái)的高性能DSP，TMS320C6205源自TMS320C6201 B，一種有新的PCI接口且性能提高的DSP芯片。TMS320C6205工作在200 MHz時(shí)的最大處理能力達(dá)到了1 600 MIPS(百萬條指令每秒)。所有TMS320C6000系列DSP芯片在代碼上都有兼容性，TMS320C62x定點(diǎn)DSP都基于相同的CPU核心設(shè)計(jì)，通過指令的并行性獲得貼片電感器了較強(qiáng)的處理能力。該系列DSP芯片具有8個(gè)處理單元，包括2個(gè)乘法器和6個(gè)ALU(算術(shù)邏輯單元)，所有的處理單元都可以并行工作，因此在每一個(gè)時(shí)鐘周期內(nèi)最多可以同時(shí)執(zhí)行8條指令。
TMS320C6205和TMS320C6201及TMS320C6201B 具有高度的兼容性，這幾種DSP芯片在以下幾個(gè)方面完全相同：TMS320C6205的CPU與TMS320C6201B完全相同，因此為 TMS320C6201所寫的代碼可以不加修改地在TMS320C6205上運(yùn)行；多通道緩沖串口(McBSP)、時(shí)鐘、中斷選擇也完全相同；TMS320C6201與TMS320C6205的內(nèi)部存儲(chǔ)空間也相同，都具有64kB的程序和數(shù)據(jù)存儲(chǔ)區(qū)。與TMS320C6201相比，TMS320C6205通過升級(jí)具有了更強(qiáng)的處理能力，升級(jí)后的TMS320C6205和TMS320C6201有以下不同：
a)EMIF(擴(kuò)展存儲(chǔ)器接口總線)做了簡單修改，減少了芯片的引腳數(shù)。SDRAM(同步DRAM)和SB-SRAM(同步猝發(fā)SRAM)在EMIF上共用了相同的控制信號(hào)。這兩種信號(hào)是互斥的，因此在系統(tǒng)中只能在兩種類型的存儲(chǔ)器中任選一種。
b)為提高DMA(直接存儲(chǔ)器訪問)的數(shù)據(jù)吞吐量，4通道的DMA控制器為每一個(gè)通道都配備了專用的FIFO，這樣就無需對(duì)FIFO信號(hào)進(jìn)行仲裁。
c)用PCI模塊代替了TMS320C6201B的HPI(主機(jī)接口)，PCI模塊具有高性能的32 bit主／從PCI即插即用功能，支持33 MHz的桌上電腦PCI接口，與PCI本地總線規(guī)格2.2版兼容，該接口模塊可作為具有33 MHz、32 bit寬度地址數(shù)據(jù)的PCI主從對(duì)象使用，該模塊包含配置寄存器、校驗(yàn)生成、校驗(yàn)和系統(tǒng)錯(cuò)誤檢測和報(bào)告(PERR#，SERR#)以及電源管理能力。
d)具備4線EEPROM串行接口，這樣，PCI的控制空間寄存器就可以從外部的串行EEPROM加載配置，PCI模塊無需DSP的干涉就可以實(shí)現(xiàn)自動(dòng)初始化。
e)TMS320C6205的PLL有x1、x4、x6、x7、x8、x9、x10和x11等模式，這些模式可以通過CLKMODE0引腳和EMIF數(shù)據(jù)引腳的上推和下拉電阻來選擇。
f)TMS320C6205使用15C05(0.15μm)處理技術(shù)，通過電池處理技術(shù)提供更低的核電壓和功耗。
g)用上推和下拉電阻實(shí)現(xiàn)了自舉模式配置。
2 信號(hào)采集處理系統(tǒng)硬件設(shè)計(jì)
該系統(tǒng)硬件部分主要由DSP、FPGA(現(xiàn)場可編程門陣列)和存儲(chǔ)器構(gòu)成，具體的硬件結(jié)構(gòu)如圖1所示。
從圖中可以看出，信號(hào)采集處理系統(tǒng)的核心部分是TMS320C6205的DSP處理器，該DSP除了擔(dān)負(fù)信號(hào)處理任務(wù)外，還擔(dān)負(fù)著接收數(shù)據(jù)和輸出處理結(jié)果兩項(xiàng)任務(wù)。信號(hào)采集處理系統(tǒng)中的FPGA主要擔(dān)負(fù)數(shù)據(jù)采集和控制信號(hào)生成兩項(xiàng)任務(wù)。該系統(tǒng)的設(shè)計(jì)針對(duì)的是接收機(jī)解調(diào)后輸出的TCL電平的數(shù)字信號(hào)，因此數(shù)據(jù)采集部分比較簡單，就是將數(shù)據(jù)的時(shí)鐘作為觸發(fā)信號(hào)，根據(jù)觸發(fā)時(shí)刻的數(shù)據(jù)電平值來確定輸入數(shù)據(jù)是"0"還是"1"，采集后的數(shù)據(jù)在F環(huán)型電感PGA內(nèi)按照 McBSP的數(shù)據(jù)規(guī)格成幀，然后通過McBSP寫入SDRAM中。該系統(tǒng)可以同時(shí)采集兩路數(shù)字信號(hào)，在采集電路與DSP之間通過DMA方式交換數(shù)據(jù)，由于 DSP中有專門的DMA控制器，因此在數(shù)據(jù)交換時(shí)無需DSP干預(yù)，具有較高的處扁平型電感理效率。DSP所需的摔制信號(hào)也由FPGA產(chǎn)生，由于數(shù)據(jù)采集部分比較簡單，控制信號(hào)產(chǎn)生和數(shù)據(jù)采集可以共用同一片F(xiàn)PCA。DSP通過PC接口模塊與主機(jī)之間進(jìn)行數(shù)據(jù)交換，由于PCI接口模塊具有完整的PCI接口功能，無需額外添加外部電路，因此接口部分的電路設(shè)計(jì)相對(duì)來說比較簡單。DSP與工控機(jī)進(jìn)行數(shù)據(jù)交換時(shí)采用主從方式，DSP為主設(shè)備，工控機(jī)為從設(shè)備，兩者之間利用中斷響應(yīng)進(jìn)行數(shù)據(jù)通信，當(dāng)DSP內(nèi)部的輸出數(shù)據(jù)緩沖區(qū)被寫滿后，會(huì)發(fā)送一個(gè)中斷請(qǐng)求到主機(jī)的PCI總線上，PCI總線驅(qū)動(dòng)程序響應(yīng)該中斷并通過 Windows的事件(Event)通知主機(jī)軟件讀出數(shù)據(jù)。為了擴(kuò)充DSP的存儲(chǔ)空間，使DSP能滿足大速率信號(hào)的處理要求，信號(hào)采集處彈系統(tǒng)上集成了一片大容量存儲(chǔ)器，即SDRAM，具有較高的數(shù)據(jù)存取速度。信號(hào)采集處理系統(tǒng)上的Flash存儲(chǔ)器主要用來存儲(chǔ)DSP軟件，可通過PCI總線在主機(jī)端動(dòng)態(tài)加載，這樣該信號(hào)采集處理系統(tǒng)就可根據(jù)不同的輸人數(shù)據(jù)進(jìn)行不同處理，大大增加了系統(tǒng)使用時(shí)的靈活性。該系統(tǒng)還包括時(shí)鐘電路和電源電路，這些電路可以參照技術(shù)手冊(cè)的要求進(jìn)行設(shè)計(jì)，電源電路可選用現(xiàn)成的電源模塊，這樣就可進(jìn)一步降低電路設(shè)計(jì)難度。從總體上看，采用TMS320C6205構(gòu)成的信號(hào)采集處理系統(tǒng)由于省去了額外的PCI接口電路，整個(gè)系統(tǒng)設(shè)計(jì)較簡潔，開發(fā)難度低，開發(fā)周期短，是一種較理想的硬件設(shè)計(jì)方法。
大功率電感廠家 |大電流電感工廠
