想到要寫這一系列關于工具和方法學的小文章是在半年多前，那時候Vivado已經推出兩年，陸陸續續也接觸了不少客戶和他們的設計。我所在的部門叫做“Tools & Methodology Applications”，其實也是專為Vivado而設的一個部門，從Vivado的早期計劃開始，我和我的同事們就投入到了Xilinx和Vivado的客戶們的推廣和支持中，我們給客戶做培訓，在市場活動上做報告，培訓和考核代理商，也去現場支持客戶的設計。兩年的時間，Vivado不斷成熟，客戶們也從最初的焦慮抗拒到全面接受，但隨著與用戶更深層次的技術交流，尤其是接觸了一些代理商的FAE以及他們客戶的設計后，我漸漸發現其實很多Vivado的用戶并沒有真正了解它的好處，或者說，要么不夠深入，要么就是有很多認識的偏差。也許是語言的限制，也許是對各種各樣動輒上百頁的PDF文檔的無所適從，我能感覺到他們需要一些更直接，更有針對性的指引。

我一直在問我自己，到底有沒有一種簡便的方法，能夠讓更多Vivado的用戶從我們的新技術新產品中受益，從而幫助他們更好更快地完成自己的設計？

下定決心后，我便開始從日常工作和大家的反饋中尋找普遍感興趣的話題，分門別類、挑選實例、盡量用簡潔明快的文字和一目了然的插圖敘事，把一篇文章控制在十頁以內。閱讀這樣一篇文章也許只需要你一頓午飯的時間，當你碰到一個技術問題，可以快速用關鍵字索引到對應的文章。作為工程師，應該比較歡迎這樣的小文章吧。在此要特別感謝我的很多同事，這些文章中的不少實例和配圖就是從他們創建的PPT中挑選的，我能做的就是把更多Xilinx技術專家們的經驗之談用大電感廠家家熟悉的語言傳播出去，傳遞下去。

目前已經完成的文章有三篇，分別是：《Tcl在Vivado中的應用》、《XDC約束技巧之時鐘篇》和《XDC約束技巧之CDC篇》。按照計劃，會繼續就這兩個方向延伸，Tcl方面會http://www.fpcban.com/功率電感加上“基于Tcl的ECO流程”和“用Tcl定制FPGA設計流程”等兩篇文章。XDC方面會有“X磁芯電感器DC約束技巧之IO篇”，其中IO篇打算分成兩三篇來寫，會涵蓋諸如SDR、DDR、系統同步，源同步等不同的接口。還有一個方向是跟Vivado的設計流程與時序收斂有關，會對Timing報告的分析，各式策略的解析等方面展開。

我希望這些文章可以繼續寫下去，只要Vivado還在發展，我們的用戶還有更多的需求，就會有更新。當然也希望得到大家的反饋，告訴我怎樣的問題困擾你們，或是需要什么方面更有針對性的指引等。功率電感制造商