功能驗證是電子設計人員目前面臨的主要挑戰，無論是設計團隊還是驗證團隊，都將超過50%的時間用在糾錯上，因此這一領域的技術進展將對縮短產品上市時間產生重大影響。本文探討基于斷言的技術和改進的糾錯方法，以及為什么它們能夠以及如何應對設計團隊面臨的重大挑戰，其目的是提高設計生產力、改進設計質量、加快產品上市時間以及增模壓電感加投資回報(ROI)。

目前的設計和驗證方法面臨的問題是驗證工作必須屈從于設計。出于幾項相關原因，現狀必須加以改變，特別是我們正在面對一個巨 大和復雜的電子系統。功能性錯誤是造成設計重復修改的首要原因。用于查找這些錯誤的功能驗證流程是設計流中目前面臨的最大瓶頸。一般而言，驗證工作在所有 設計活動中一般至少占有50%的份額。然而，驗證技術的發展步伐已經遠遠落后于設計和制造能力，驗證鴻溝在進一步擴大(圖1)。這一驗證鴻溝是限制設計人 員充分發揮其生產力和設計能力的因素。為了彌合這一驗證鴻溝，驗證必須成為整體設計方法的一個內在組成部分。

整個設計和驗證流必須實現結構化，其基礎不僅是如何有利于設計工程師，而且還要考慮如何有利于驗證工程師，這對設計分工、繞行電感模塊大小、設計規則以及其它許多我們目前想當然的事情都提出了新的要求。

在成功開展系統驗證方面面臨的另一挑戰仍然是測試基準。隨著設計規模的擴大，驗證復雜性正以指數級速度提高。盡管仿真能力總 是伴隨設計規模不斷提高的，但測試基準的復雜性則不然。其中部分原因是設計規模對設計的可觀察性和可控制性所產色環電感生產廠生的戲劇性效果，它增加了需要運行測試的次 數，而且這些測試的持續時間可能延長，如果哪個地方出了差錯，那么查找和發現原因的難度就會大大增加。

為了解決驗證鴻溝和測試基準問題，我們需要采用可擴展驗證解決方案，一方面它基于斷言的技術，另一方面，它覆蓋了驗證中的 多種抽象層次以及整個流程各個階段的驗證工具，功能驗證策略必須在每個設計層次以及開發流程的每個階段將驗證目標對準整個系統――其中包括數字邏輯、嵌入 式軟件以及混合信號內容。

功能驗證危機

功能驗證的重要性日益提高，其根本原因就是設計規模和復雜性的不斷增長，其中包括設計中的軟件和模擬電路比例日益提高。規模 的擴大指的是數量巨大的晶體管以及系統級芯片上的門數。《國際半導體技術線路圖》預測，系統級芯片到2006年將包含10億個晶體管。一片系統級芯片可能 包含數千萬門，那么出錯的可能性以及驗證任務的復雜程度相應也會增加。

復雜性提高意味著更多性能多樣性，在單個芯片上實現更多的性能。元器件的多樣性包括高性能RISC CPU、數千兆位高速I/O、塊RAM、系統時鐘管理、模擬混合信號、嵌入式軟件、專用數字信號處理器(DSP)等。因此，這些元器件之間的接口對確保整 體功能和性能的重要性就變得日趨重要。

片上軟件和模擬器件的不斷增加不僅使系統復雜性日益加劇，而且也向傳統操作方式發出了挑戰。數字工程師必須遭遇并不熟悉的 模擬事項。許多硬件設計都需要通過固件和低層次軟件來驗證RTL功能性。這要求固件設計人員在硬件設計中發揮重要作用，并對硬件和軟件之間的相互影響作出詳細解釋。

我們對Collett國際研究公司2001-2003年間的研究數據進行了考察，結果顯示：2001年在所有故障和失敗 中，47%的故障與邏輯或功能錯誤相關。然而，在前10位故障原因中，只有一項屬于接口問題：混合信號接口，在整個芯片故障中只占4%。反觀2003年數 據，邏輯和功能故障的比例已經攀升到67%，并且出現了另外三種故障范疇。模擬故障在芯片故障中占35%的份額，排名第二。混合信號接口故障所占比例則從 4%升至21%，硬件/軟件接口故障比例則占13%。

除了復雜性問題，我們必須解決原有系統和知識產權的重用問題，因為超過50%的設計和測試平臺都在重復使用，因此，任何有 意義的解決方案都必須支持所有主要語言――包括Verilog、VHDL、C++以及SystemC一體電感器――這樣它才能在所有抽象層次上工作。開放標準確保舊 有設計和測試平 大功率電感廠家 |大電流電感工廠